(51)Int.Cl.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-296145

(43)Date of publication of application: 29.10.1999

G09G 3/36 G09G 3/20 G09G 5/00 G09G 5/14

(21)Application number: 10-097122

(71)Applicant : HITACHI LTD

HITACHI VIDEO & INF SYST INC

(22)Date of filing:

09.04.1998


(72)Inventor: NISHITANI SHIGEYUKI

MAEDA TAKESHI KASAI SHIGEHIKO MORI MASASHI HIRUTA YUKIO KURIHARA HIROSHI MORI TATSUMI

(54) LIQUID CRYSTAL DISPLAY CONTROLLER

(57)Abstract:

PROBLEM TO BE SOLVED: To simultaneously display the same or different video data within a low resolution display range by providing a display control means for controlling the display of held still pictures or display data successively inputted from a personal computer on any divided arbitrary picture of low resolution. SOLUTION: A frame memory write control part 0103 generates a write command WCMD to frame memories 1 (0101) and 2(0102). A frame memory write address generating part 0104 generates a write address WADR. A picture division control part 0107 displays plural low resolution video signals on a liquid crystal panel 0117 while dividing them into pictures. With an input vertical synchronizing signal VSYNC as a trigger, a write/read switching control part 0108 switches write/read control to the frame memories 1(0101) and 2(0102). Then, held images are displayed in the first to third divided areas on the liquid crystal panel 0117 and video data to be successively changed form the personal computer are displayed in the fourth area.



Title of Invention: LIQUID CRYSTAL DISPLAY CONTROLLER

Publication No.: Japanese Patent Appln. Laid-open HEI 11-296145

Publication Date: October 29, 1999

Application No.: Japanese Patent Appln. HEI 10-097122

Application Date: April 9, 1998

Applicant(s): HITACHI Co., Ltd; HITACHI VIDEO & INF SYSTEM Inc.

Inventor(s): Shigeyuki NISHITANI et al.

(Partial English translation)

[0049] Fig.9 is an example which shows the operation method on an adjustment menu (on screen display) in accordance with the first example described so far. In Fig. 9, a screen separation menu (DISPLAY DIVIDE) is first selected from on a main menu 0901. Next, in a set menu 0902, validity (YES selection) is chosen for validity /invalidity of a screen separation. Furthermore, in the next division area set menu 0903, performed is a selection of the area which becomes a target for writing. Here, a first divisional screen shall be selected (1 ST-PLANE). In the next menu 0904, a selection is done at the timing when a desirable video signal to be incorporated is displayed, checking the video data currently displayed on the first divisional screen (YES selection).

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-296145

(43)公開日 平成11年(1999)10月29日


(51) Int.Cl. ⁶		識別記号	FΙ						
G09G	3/36			G 0	9 G	3/36			
	3/20	621				3/20		621E	
		631						631D	
	5/00					5/00		x	
	5/14			5/14		5/14	Z		
			審查請求	未請求	請求	項の数9	OL	(全 22 頁)	最終頁に続く
(21)出願番号	}	特顧平10-97122		(71)	(71)出願人 00000				
						株式会	社日立	製作所	
(22)出願日		平成10年(1998)4月9日		東京都千代田区神田駿河台四丁目 6 番地					
				(71)出願人 000233136			136		
						株式会	社日立	画像情報シス	テム
				神奈川			県横浜	市戸塚区吉田	町292番地
				(72)	発明者	西谷	茂之		
						神奈川	県川崎	市麻生区王禅	寺1099番地 桝
						式会社	日立製	作所システム	開発研究所内
				(72)	発明者	前田	武		
						神奈川	県横浜	市戸塚区吉田	町292番地 株
						式会社	日立画	像情報システ	ム内
				(74)	代理人	、弁理士	小川	勝男	
									最終頁に続く

(54) 【発明の名称】 液晶表示制御装置

(57)【要約】

【課題】本発明の目的は、高解像度液晶表示装置の表示 形態として、この高解像度液晶表示画面を複数の低解像 度表示範囲に分割し、これら個々の低解像度表示範囲に 対し、同一もしくは異なる映像データの表示を同時に可 能とすることにある。

【解決手段】本発明は液晶表示装置における高解像度映像信号を数フレーム分格納可能なフレームメモリを備え、このメモリ内部を低解像度に対応した複数領域に対しているの分割し、この分割した領域的に書き込み及び読み出し可能な制御を行い、分割された各表示領域に対し向してしくは異なる低解像度の映像信号を同時に表示可能とした。



【特許請求の範囲】

【請求項1】パーソナルコンピュータなどからの映像表示データを表示する液晶表示装置を備えた液晶表示制御 芸園といて、該液晶表示装置の解像度が高解像度な場合に、該液晶表示装置の解像度が高解像度な場合に、該液晶表示装置の表示画面を該映像表示データに合わせた低解像度の任意画面に分割する画面分割手段と、該分割した低解像度の任意画面に対し、保持した静止画像もしくはパーソナルコンピュータなどから随時入力される表示データの表示を制御する表示制御芸園

1

【請求項2】パーソナルコンピュータなどからの映像表示データを表示する液晶表示表置を備えた液晶表示制御 芸聞において、該被品表示表置の影像度が高解像度なる解像度に対し該被品表示装置の影像度が高解像度な場合。該液晶表示装置の表示画面を2つ以上の領域に分割する画面分割手段と、影面面分割手段と分割さる地面分割手段で分割された表示領域のうち1つの表示領域に対し、該映像表示データに対する各種調整の觀整基準となる理想的なデジタル表示データを表示し、他方の表示領域に対しパーソナル 20コンピュータなどからの映像表示データの表示を制御する表示制御手段を備えたことを特徴とする液晶表示制御 装置。

【請求項3】パーソナルコンピュータなどからの映像表示データを表示する液晶表示表置を備えた液晶表示制御装置は、該映像表示データの解像度に対し該液晶表示装置の解像度が高解像度な場合に、該液晶表示装置の表示画面を上下2分割する画面分割手段と、低解像度の映像表示データを該2分割画面の1つに対し通常の表示を行い、他方の分割画面に対30に同じ低解像度の映像表示データを上下、左右反転した状態で表示を制御する表示制御手段を備えたことを特徴とする液温表示制御装置。

【請求項4】パーソナルコンピュータなどからの映像表示データを表示する液晶表示装置を備えた液晶表示制御 ま置において、該液晶表示装置を備えた液晶表示制御 ま置したいて、該液晶表示対関を提回と、該メモリの内任意 の1画面分のメモリ領域に格納された表示データを繰り 返し読み出し、別のメモリ領域に対し、該映像表示デー タに対する各種調整の調整基準となる表示データを任意 に設定するメモリ制御手段を備えたことを特徴とする被 届表示制御整合調整

【請求項5】パーソナルコンピュータなどからの映像表 示データを表示する被晶表示装置において、該液晶表示 装置は、映像表示データを左右反転して表示する表示制 輸装置と、左右反転表示した表示を映す反射板を備えた ことを特徴とする液晶表示制御装置。

【請求項6】パーソナルコンピュータなどからの映像表示データを表示する液晶表示装置を備えた液晶表示制御 装置において、該液晶表示制御装置は、該映像表示デー 50 タの解像度に対し該液温表示装置の解像度が高解像度な 場合に、液晶表示装置の表示画面を吹像表示データに合 わせた低解像度の複数画面に分割する画面分割手段と、 該両面分割手段で分割された各々の分割領域に対し任意 にスケーリング表示することで、パーソナルコンピュー タからの映像表示データの全体表示並びに、部分拡大表 示を制御する拡大表示削御手段を備えたことを特徴とす る液晶表示制御装置。

2

止画像もしくはパーソナルコンピュータなどから随時込 力される表示データの表示を制御する表示制御手段を備 えたことを特徴とする液晶表示物御装置。 【請求項2】パーソナルコンピュータなどからの映像表 示データを表示する液晶表示装置を備えた液晶表示制御 装置において、該液晶表示神師を置い、表示画面の一部 に他の表示データを重ね合わせ、重ね合わされた双方の 表示となりでは、一部では、一部では、一部では、一部では、一部では、 表示となる派とする重ね合わせ手段を備 表示となる派とする重ね合わせ手段を備 表示となる派とする重ね合わせ手段を備 表示となります。

> 【請求項8】パーソナルコンピュータなどからの映像表示データを表示する液品表示装置を備えた液品表示制御 ま図において、該映像表示データの解像度は対し該液晶 表示装置の解像度が高解像度な場合に、該高解像度な映像信号のを表示順面を画に表示した後、低解像度映像信号の表示領域以外の表示領域に対し、切換え前の高解像度映像信号の表示を行う表示制御手段を備えたことを特徴とする液温表示削御整備。

【請求項引】パーソナルコンピュータなどからの映像表示データを表示する被品表示装置を備えた液晶表示制御 装置とおいて、該映像データの入力系統が複数系統あり、かつ、該映像表示データの解像度に対し該液晶表示 装置の解像度が高解像度な場合に、フレーム毎にこれら 複数系統の映像信号を切換えて入力し、入力した各々の 映像信号を出して頂なる領域のメモリに格納し、表示の際には表示画面に合わせて頂が読み出すことで、複 数では、表示の映像信号を開きた表示可能とする表示制御手段を備えたことを特徴とする表示可能とする表示制御手段を備えたことを特徴とする表示制御主要

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、映像データを表示 する液晶表示装置に関する。また、液晶表示装置の表示 を制御する液晶表示制御装置および制御方法に関する。 【0002】

(位来の技術) 従来、パーソナルコンピュータなどからの映像データを表示する液晶表示制御装置として、例えば、特開平7-261703号公報に開示されているように、液晶表示用の映像信号を格納するフレームメモリと、映像信号性診臓からの第1のタイミング信号に基づをフレームメモリに対する映像信号の書き込み行アドレスを設定する書き込み行アドレスを設定する書き込み行アドレスを設定する書き込み行アドレスを設定する書き込みでアレームメモリに対する映像信号の書き込み要求信号を生成する書き込みコントロール回路とを、液晶表示制御装置に備えている。

50 【0003】そして、この液晶表示制御装置は、所望の

タイミングで設定された第2のタイミング信号を送出する同期信号生成回路と、その第2のタイミング信号に基づきフレームメモリに対する映像信号の読み出し行アドレス設定部と、第2のタイミング信号に基づきフレームメモリに対する映像信号の読み出し要求信号を生成する読み出しコントロール回路と、書き込み要求信号各反び、読み出し要求信号からフレームメモリにおける映像信号の書き込みと読み出しの数合を回避する制御信号を生成し、そのフレームメモリに送出する動合回避部とを動けている。

【0004】図27は、前記特開平アー261703号 公報に開示されている液晶表示制御装置の一構成例である。2001はフレームメモリ、2002は同期回路、2003は書き込みコントロール回路、2005は同期信号生成回路、2006は読み出し行アドレスカウンタ、2007は読み出しコントロール回路、208はアドレス切り替え回路。2009はRAS/及び、CAS/生成回路を各々示す。

【0005】図27において、映像信号DT1のプレームメモリ270に対する書き込み処理のために、水平同期に行号HSYNCに同期した書き込み用クロック信号WCLKと、水平表示信号HD1SP及で、垂直表示信号VD1SPと映像信号DT1の有効部分を示す書き込みイネーブル信号WEとを送出する同期回路2702と、前記各制御信号WCLK、HDにSP、VD1SPに基づきフレームメモリ270に対する歌き込み行アドレスである書き込み行アドレスカウンタ2703と、前記制御信号HD1SP、VD1SPに基づいて書き込み要求信号WREQを生成する書き込み行アドレスカウンタ2703と、前記制御信号HD1SP、VD1SPに基づいて書き込み要求信号WREQを生成する書き込みココントロール回路2704とを備え、前記映像データDT1のフレームメモリ270に対する書き込み割御を行う構成である。

【0006】さらに、クロック発振回路及びカウンタで 構成された同期信号生成回路2705を有し、この同期信号 生成回路2705は、フレームメモリ2701に書き込まれたデ ータを、液晶表示ユニットに適したタイミングで読み出 すために設定された第2のタイミング信号を生成する。

【0007】本実施例における第2のタイミング信号は、水平同期信号LHSYNC、垂直同期信号LVSYNC、銃み出し用クロック信号RCLK、垂直表示信号LVDISP及び、有効表示信号LHDISP及び、有効表示が表示す読み出しイネーブル信号REである。

【0008】同期信号生成回路2705の生成した名信号は、図200装置にはまた、フレームメモリ2701に対する映像信号の読み出し行アドレスRADを設定する読み出し行アドレス数定部である読み出し行アドレス数定部である読み出しデアドレスカウンタ2706と、読み出し要求信号RREQを生成する読み出しコントロール回路2707とが備えられ、同期信号生成回路2705の生成した名信号が、これら読み出し行アドレス 50

カウンタ2706及び、読み出しコントロール回路2707に供 給される構成となっている。

【0009】さらに、本液品表示制御装置は、書き込み 行アドレスWADまたは、読み出し行アドレスRADを 選択してフレームメモリ270に送出するアドレス別換え 回路2708と、2つの要求信号WREQREQREQ て、フレームメモリ270における書き込み及び読み出し 動作の競合を回避する制御信号RAS/及び、CAS/ 生成する競合回避那のRAS/及び、CAS/生成回 10 路2708と表別せている。

【0010】書を込みコントロール回路2704は、信号WREQを生成すると共に、信号WREQと信号RAS/と信号CAS/とに基づいたアドレス切換え用信号WA分を、アドレス切換え回路2708に伝達する。読み出しコントロール回路2707は、信号RRQを生成すると共に、該信号RREQを生成すると大に、該信号RREQと信号CAS/とに基づいたアドレス切換え用信号RA/を、アドレス切換表同路2708に伝達する。アドレス切換入回路2708に伝達する。アドレス切換入回路2708に伝達する。アドレス切換入回路2708に伝達する。アドレス切換入回路2708に伝達する。アドレス切換入回路2708に伝達する。アドレス切換入回路2708に伝達する。アドレス切換入回路2708に伝達する。アドレス切換入回路2708に伝達する。アドレス切換入回路2708はそれらの信号WA/、RA/に基づき、フレームメモリ2701

らの信号W A / , R A / に基づき、フレームメモリ270 20 に対するアドレスを選択切換える構成となっている。 【 O O 1 1 】

【発明が解決しようとする課題】しかしながら、前記従来技術では、フレームメモリを使用することによって、映像信号をフレームメモリを書き込むすくこかだ。 品パネルに表示するための読み出しタイミングを非同期 に制御可能なため、液晶パネルの動作可能周波数に対応 させた映像信号の読み出しを可能とできるという基本的 面表示を同時に可能な構成とするなどの応用については 述べたりないたか。本

【0012】更に前記従来技術では、アナログ的に制御を行うCRT表示装置に対し、デジタル的に画素単位での制御を必要とし、CRT表示装置にはない調整を要する液晶表示装置の調整実現手段などについては述べられていなかった。

【0013】本発明の目的は、高解像度液晶表示装圖の 表示形態として、この高解像度液晶表示画面を複数の低 解像度表示範囲に分割し、これら個々の低解像表示範 囲に対し、同一もしくは異なる映像データの表示を同時 に可能とする液晶表示制御装置を提供することにある。

は、印にくりの税間及水利即英国を定款りることにある。 【0014】 本発明の他の目的は、アナロブ的に制御を 行うに R T 表示装置と異なり、デジタル的に画素単位で の制御を必要とする旅島表示装置において、各種問整と 行うための比較基準となる表示データを内部で生成し、 高解像度液晶表示装置の表示画面を複数の低解像度表示 範囲に分割した各々に対し、被測整対象となる映像表示 デーク及び、調整の基準となる表示デーの表示を同時 に可能とする液晶表示制御装置を提供することにある。

【0015】本発明の更に他の目的は、液晶表示装置の 50 表示形態として複数の映像データを重ね合わせて表示す るような場合において、入力する映像データに依存して 2つの映像データのいずれかの表示が無くなることな く、常に双方の映像信号を重ね合わせて表示可能とする 液晶表示制御装置を提供することにある。

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0017】すなわち、本発明は液晶表示装置が高解像 度に対応しており、この高解像度映像信号を数フレーム 分格納可能なフレームメモリを備え、このメモリ内部を 低解像度に対応した複数領域に分割し、この分割した領 域毎に書き込み及び読み出し可能な制御を行う。これに より、前記高解像度表示装置の表示において、分割され た各表示領域に対し同一もしくは異なる低解像度の映像 信号を同時に表示可能としたものである。また、フレー ムメモリの分割された複数低解像度領域の一領域に対 し、マイコンによる任意のデジタルデータを格納し、こ のデータを液晶表示装置調整の基準データとし、更に被 調整映像データをその他の分割領域に格納することで、 高解像度液晶表示装置においてこれら調整基準データ及 び、被調整映像データを同時に表示可能としたものであ る。

【0018】更に、液晶表示装置の表示形態として、複 数の映像データを重ね合わせて表示するような場合にお いて、デジタル化された各表示データのうち主となる映 像データの重み付けを2分の1とし、副となる映像デー タの重み付けを最上位のみに割り付けて双方の映像デー タを合成することにより、液晶表示装置で表示する際に いずれの映像データ情報も消失することなく、重ね合わ 30 せ表示可能としたものである。

[0019]

【発明の実施の形態】以下、本発明の一実施例を図面を 用いて詳細に説明する。

【0020】図1は、本発明技術を用いた液晶表示シス テムの第1の実施例を示す構成図であり、本発明技術の 主要な部分を成すのは画面分割制御部0107と、これによ り制御されるフレームメモリ・ライト制御部0103、フレ ームメモリ・ライトアドレス生成部0104である。また、 本実施例では高解像度入力映像データにも対応可能なよ 40 る。 うに使用するフレームメモリ1 0101及び、フレームメ モリ2 0102はシンクロナスDRAMを想定している。 【0021】図1において、0101は第1の高解像度映像 データ(ここでは1280ドット×1024ラインのS XGAモードを想定) 1フレーム分を格納するフレーム メモリ1、0102が第2の高解像度映像データ1フレーム 分を格納するフレームメモリ2、0103はライト系制御用 クロックWCLKに同期して、前記フレームメモリ101 O1, フレームメモリ2 O1O2に対するライトコマンドW CMDを生成するフレームメモリ・ライト制御部、0104 50 ル信号WENP="H"をインバータ同路0118で反転し

はライトアドレスWADRを生成するフレームメモリ・ ライトアドレス生成部、0105は同じくリードコマンド R CMDを生成するフレームメモリ・リード制御部、0106 はリードアドレスRADRを生成するフレームメモリ・ リードアドレス生成部、0107は高解像度液晶パネルに複 数の低解像度映像信号を画面分割して表示する際の画面 分割制御部、0108は入力垂直同期信号 VSYNCをトリガに して、前記フレームメモリ1 0101及び、フレームメモ リ2 0102に対するライト/リード制御を切換えるライ

- ト/リード切換え制御部、0109はリード系制御用クロッ クRCLKを発生する発振器、0110は前記フレームメモ リ1に対するライトコマンドWCMDもしくは、リード コマンドRCMDの選択を行うセレクタ回路1、0111は ライトアドレスWADRもしくは、リードアドレスRA DRの選択を行うセレクタ回路2、0112及び、0113は同 じくフレームメモリ2 0102に対するセレクタ回路3及 び、セレクタ回路4、0114は前記フレームメモリ1 010 1にたいするライトデータWDATA及び、リードデー タRDATAの切換え制御を行うバッファ回路1、0115 は同じくフレームメモリ2 0102に対するバッファ回路 2、0116は前記フレームメモリ1 0101もしくは、フレ ームメモリ2 0102からのリードデータを選択するセレ クタ回路5、0117は前記セレクタ回路0116からのリード データRDATAを表示する液晶パネル、0118はインバ 一々同路。0119は入力された映像データ(WDATA) をフレームメモリに書き込む際に、メモリのデータバス 幅に合わせて変換を行うライトデータ変換制御部、0120 はフレームメモリから読み出した表示データを、液晶パ ネルのデータバス幅に合わせて変換を行うリードデータ 変換制御部を各々示す。
- 【0022】以下、図1を用いて本発明による第1の実 施例について説明する。

【0023】まず、デジタル化されたライトデータWD ATAはバッファ回路 1 0114及び、バッファ回路 2 01 15を介してフレームメモリ1 0101及び、フレームメモ リ20102に出力する。このライトデータWDATAをい ずれのフレームメモリにライトするかは、入力垂直同期 信号VSYNCを基準にライト/リード切換制御部0108 で生成するライトイネーブル信号WENPにより選択す

【0024】フレームメモリ1 0101がライトの場合、 WENP="H"となり、ライトクロックWCLKに同 期したタイミングでフレームメモリ・ライト制御部0103 及び、フレームメモリ・ライトアドレス生成部0104で生 成されるライトコマンドWCMD及び、ライトアドレス WADRをセレクタ回路 1 0110及び、セレクタ回路 2 0111が選択する。

【0025】前記フレームメモリ1 0101がライト状態 の間、フレームメモリ2 0102は、前記ライトイネーブ た信号によりリード状態となる。この場合、発振器0109 より出力されるリードクロックR C L K に同期したタイミングでフレームメモリ・リード制御部0105及び、フレームメモリ・リードアドレス生成部0106で生成されるリードコマンド R C M D 及び、リードアドレスR A D R をセレクタ回路 3 0112及び、セレクタ回路 4 0113が選択する。

【0026】これに伴いバッファ回路0115よりリードされたメモリデータは、セレクタ回路5 0116によりリードデータRD ATAとして選択し、液晶パネルの117で表 10示する。ここで前記フレームメモリ1 010に対するライト動作において、本発明の特徴となる画面分割表示を実現するために、画面分割制御部0107からの分割制御信号DIVCNT[3:0]により、フレームメモリ・ライトアドレス生成部0104の制御を行い、フレームメモリ1 0101に対するライト位置を制御を行い、フレームメモリ1 0101に対するライト位置を制御する。

[0027] 図2は、図1により画面分割制御を行った 場合の液晶パネルの表示状態を示す。ここでは、表示領 域全体が前記液晶パネルの117で、解像度をSXGA(1 280ドット×1024ライン)とし、分割数を4分割 として、分割した各々の解像度をVGA(640ドット ×480ライン)とする。

[0028] 図2において、0117は前記図1で示したS KGAサイズの液晶パネル、0201はVGAサイズに画面 分割した際の第1の分割画面、0202は同じく第2の分割 画面、0203は同じく第3の分割画面、0204は同じく第4 の分割画面を各々示す。

[0029]まず、[0100 V G A サイズ映像ライトデータWD A T A を第 <math>100 分割画面0201に対応するメモリ領 30 域にライトする。次にこの第 100 分割画面0201に対応するメモリ領域へのライト動作を禁止した状態で、異なる V G A サイズ映像ライトデータWD A T A を第 <math>200 分割画面0202に対応するメモリ領域にライトする。同様に、第 100 分割画面0202に対応するメモリ領域へのライト動作を禁止した状態で、さらに異なる V G A サイズ映像ライトデータWD A T A を第 <math>300 分割画面0203に対応するメモリ領域にライトする。

【0031】図3は前記図1及び、図2に示した画面分 50

割表示を実現するための動作フローチャートである。こ こではフレームメモリ 1 0101を対象に動作を説明す る。 【0032】まず、ライト/リード切換制御部0108より

出力されるライトイネーブル信号WENPの状態を確認する。無効状態(WENP="L")の場合には、フレームメモリ1010はリードアクセス動作を行う(この時フレームメモリ20102がライトアクセスとなら)。有効状態(WENP="H")の場合には、前記フレームメモリ20101はライトアクセスとなり、画面分割モードが再効な場合には、適高ルチリーでであり、無効を確認する。画面分割モードが無効な場合には液晶パネル0117の全領域に対しライト動作を行う。【0033】画面分割モードが有効な場合には、画の分割側側部から出力されるライト領域設定信号DIVCNT[3:0]=1hの設定により、第1分割画面領域0201に対するライト動作を行る。引き続きライトイネーブル信号が有効(WENP="H")かつ、画面分割モードが有効ななっている場で、11年により、第1分割を行うれている場合により、第1分割を行うなり、11年により、第1分割を行うなり、11年により、第1分割を行うなりに対するライト動作を行う。引き続きライトイネーブル信号が有効(WENP="H")かつ、画面分割モードが有効となっている場合により、第1分割を行うが可能を表します。

20 合、再度ライト領域設定状態を確認する。
【0034】この間にDIVCNT [3:0] = 2 hに
設定しておくことにより、前記第 1分割画面領域の201へ
のライト動作は禁止され、第2分割画面領域の202に対す
るライト動作を実行する。以下同様に、DIVCNT
[3:0] = 4 h、8 hと設定することにより、第3分割画面領域の203及び、第4分割画面領域の204に対するライト動作を実行する。前記第4分割画面領域の204に対するライト動作を実行する。前記第4分割画面領域の204に対するライト動作を実行する。前記第4分割画面領域の204に対するライト動作を実行する。前記第4分割画面領域の204に対するライト動作を実行後が記述があるが表現しません。

(WENP= "L") とすることでフレームメモリ1 0 101に対するアクセスはライトからリードに切替わり、 フレームメモリ20102が本シーケンスによるライトアク セスを行う。

【0035】次にライトイネーブル信号が有効(WENPー"H")かつ、画面分割モードが有効で、ライト領 転設定をDIVCNT[3:0]=8トとした場合、前 記第 4分割画面領域0204に対応したメモリ領域に対してライト動作を実行し、映像データを更新する。フレーム メモリ1 1010及び、フレームメモリ2 0102間で以上の 制御を繰り返すことにより、図2に示した液晶パネル011で表示は、第1から第3分割画面領域0201~0203に対する表示はホールド状態となり、第4分割領域0204に対する表示のみがシステム操作により逐次変化する映像データを表示することが可能となる。

【0036】前記図3に示したフローチャートに対する 動作タイミングの一例をフレームメモリにN社製 "HM 5216165"を用いて説明する。本フレームメモリ の構成は"1048576word×16bit"であ り、このメモリを各々2備ずつ用いてフレームメモリ1 0101及び、フレームメモリ2 0102を構成する。

【0037】図4に本構成で実現するためのライトデー

タ変換制御部0119及び、図5にリードデータ変換制御部01200タイミング動作を示す。図4において、映像デーダ(IREDATA)はR、G、Bが2パラレルで、各々を8 セットの合計4 8 ピット構成とする。このデータを前記フレームメモリ101016 しくは、フレームメモリ2 0102に書き込む必要がある。メモリ2チップによるデータバス幅は、3 2 ピット(FM 1WD-FM2WD)であるため、4 8 ピットから3 2 ピットへのデータ変換を行う必要がる。図4 ではこのデータ変換のためのタイミングを示してある。

【0038】また図らでは、メモリから読み出したデータの変換タイミングを示す。メモリからの読み出しの場合、前記図4に示したメモリへの書き込みとは逆の操作となり、32ビット幅単位でメモリから読み出した映像データ(FM1RD-FM2RD)を、48ビット幅に変換(OREDATA)する必要がある。このデータ変換を実現するために、図5に示すように、デューティの異なるメモリリードクロックを用いる

【0039】図6に前記図2に示した高解像度液晶パネ 20 ルに、低解像度映像データを画面分割して表示する際の メモリアクセスイメージ図を示す。

[0040]まず、書き込み動作においては、第1の分割映像データD201を書き込む。1水平ラインに対するメモリ・ライト回数は、入力映像データが2パラレル入力かつ、前記図4のタイミングにより入力映像データと、メモリ・ライトアクセスとのタイミング比率が2:3であることより、480回のアクセスを行う必要がある(下式参照)。

[0041] I Hメモリライト回数=640÷2(入力302パラレル)×3÷2(図4の変換比率)=480 従って、まず1ライン目ROW0の1か5480に対しライトアクセスを行う。次に、ROW0の480回目のライトアクセスを行う。次に、ROW0の480回目のライトアクセスに次いで、2ライン目ROW2の1か5480に対しライトアクセスを行う。以下、同様な制御により最終的に480ライン目ROW958の1か5480にライトアクセスを行うことで、前記図2の第1分割両面0201の映像データ書き込みを行う。

【0042】次に、第2の分割両面0202の映像データを 書き込むために、まず1ライン目ROW1の481から 960に対しライトアクセスを行う。次に、ROW1の W3の481か5960に対しライトアクセスを行う。 以下同様な制御により最終的に480ライン目ROW9 59の481か5960にライトアクセスを行うこと で、前配図2の第2分割両面0203及び、第4分割 両面0204に対する映像データの書き込みを行う。

【0043】 このようにして、第1分割場面0201から第 分割画面を選択(1ST-PLANE) するものとす 4分割画面0204までに対応するメモリ領域に映像データ 50 る。次のメニュー0904では第1の分割画面上に表示され

を書き込んだ後に、第1分割画面0203までを静止画としてこれを参照し、第4分割画面 0203までを静止画としてこれを参照し、第4分割画面を 作業領域とする場合、以降人力される映像データは全 て、第4分割画面に対応するメモリ領域に書き込みを行

【0044】図7にメモリライト動作に対するタイミン グ図を示す。まず、MRSコマンドによりレジスタ設定 を行う。ここではフルモードのパースト設定などを行 う。次のACTVコマンドにより行アドレスを確定す

10 る。ここではまず、ROWOアドレスを設定する。次に WRITコマンドを生成し、このタイミングからバース ト動作により連続書き込みを行う。ROWOの1から4 80までの書き込みが終了した次のサイクルでBSTコ マンドを生成し、ROWOに対する書き込み動作を終了 する。引き続きACTVコマンドにより次のラインであ るROW2の行アドレスを確定し、同様の書き込み動作を行う。

【0045】次に読み出し動作においては、まず1ライン目ROWのの1か6480に対しリードアクセスを行う。次に、ROWのの480回目のリードアクセスにないで、同じく1ライン目ROW1の481から960に対しリードアクセスを行う。以下同様な制御により最終的に960ライン目ROW1919の481から960にリードアクセスを行うことで、前記図とに示した第1分割画面010から第4分割画面0204の映像データを同時に表示可能としている。

【0046】図8にメモリリード動作に対するタイミング図を示す。

[0047] メモリライト動作との相異は、1ライン目 ROW0の480をリードに引き続き、ライト動作では 2ライン目をアクセスするために、2つめのACTVコ マンドでROW2を指定するのに対し、1ライン目RO W1の481をリードするために、次のACTVコマン ドでROW1指定することである。

【0048】以上のように、メモリに対するライトとリードの指定アドレスを工夫することで、高解像度被轟パネルに対し、低解像度が映像信号を画面分割で同時表示可能とし、1台の表示装置において、静止画像を参照しながら、ワープロなどによる文書作成作業を実現できながら、ワープロなどによる文書作成作業を実現でき

(0049) 図9はここまで説明した第1の実施例に対する調整メニュー(オン・スクリーン・ディスプレイ)上での操作方法を示す一例である。図9において、まず、メインメニューの901上から両面分割メニュー(D1 SPLAY DIVIDE)を選択する。次に画面分割の有効/無効を設定メニューの902において有効(YES選択)を選択する。更に次の分割領域設定メニュー0903の方割が表別を選択とする領域選択を行う。ここでは第1の分割画面を選択(15TーPLANE)するものとす

ている映像データを確認しながら、取り込みたい映像信号が表示されているタイミングで選択を行う(YES選択)。

【0050】1つの映像信号の取り込みが完了すると、1つ前の分割画面選択メニューに戻り、再度分割画面の選択もしくは、メインメニューへの戻り選択状態で待機する。即ち、同じ分割画面に対する再取り込みを繰り返すことはもとより、全分割画面に対し、同一もしくは異なる映像信号を静止画像として取り込むことが可能であり、また、1部の分割画面にのみ映像信号を静止画像として取り込み、残りの分割画面を作業表示領域として常時映像信号を取り込むことも可能である(前記図2に示した第1の実施例による使用方法)。

【0051】以上示した第1の実施例によれば、1つの 表示装置において、同時に複数のアプリケーションによ る映像データの表示を、これら複数のアプリケーション を同時に起動していなくても表示可能となり、メインメ モリの必要容量も少なくて済む。

【0052】図10は本発明の第2の実施例を示す構成 図である。前配図1に示した第1の実施例に対し、マイ コンからのアクセスによりフレームメモリ1 1010及 び、フレームメモリ2 0102に対し任意のデータの書き 込みもしくは、読み出しを可能としたものである。図1 0において、1001はマイコン、1002はマイコンによるフ レームメモリ1 0101もしくは、フレームメモリ2 0102 に対する任意データの書き込み有効/無効を設定するレ ジスタ、1003はパソコンからの映像データWDATA と、マイコンによる任意データMDATAと 前記レジスタ1002に従すって行うセレクタ回路を各々示

【0053】ユーザ調整によりレジスタ1002をマイコンによる任意データ書き込みモードに設定する。これにより、フレームメモリ・ライト解御部0103及び、フレームメモリ・ライトアドレス生成部0104はマイコンからの制御に従ったライトコマンドWCMD及び、ライトアドレスWADRを曲力する。更に、このマイコンからの制御によりライト/リード切換制御部0108は、入力垂直同期信号 IVSYNにに係わらず、フレームメモリ1 0101 もしくは、フレームメモリ2 0102のいずれかを書き込みモードに固定すると共に、セレクタ回路はマイコンか 40 らの任意データMDATAを選択する。これにより、前記アレームメモリの任意の領域に対し、任意データを書き込むことができる。

【0054】図11に前記図10の構成を用いた第2の 実施例による、表示画面イメージ図を示す。

【0055]まず第1の段階として、画質調整の基準と なる任意の表示データを第4の分別画面にマイコンによ り書き込む。この第4の分別画面に書き込んだ任意のデ ータは、前記第1の実施例と同じ制御により保持する。 なは前記第25の段階として、こでは第1の分別画面に入力50 選択する。

映像データを表示し、この表示データに対し前記第4の 分割画面に表示した調整の基準となる表示データを参照 しつつ、調整を行う。所望の調整状態となったところ で、画面を保持状態にする。

12

【0056】 次に第3の段階として、前記第4の分割画面に基準データ及び、第0の分割画面に第1の調整データを表示した状態で、第2の分割画面に入力映像データを表示したが観で、第2の分割画面に入力映像データを表示した。前記第2段階と同様に調整を行い、第1の分割画面の表示データとは異なる可望の調整状態となったところで、画面を保持状態にする。最後に第4の段階として、前記第3の段階生でに調整を行った第1の分割面

10 ところで、画面を保持状態にする。最後に第4の段階と して、前記第3の段階までに調整を行った第1の分割画 面もしくは、第2の分割画面のうちここでは第2の分割 画面の表示画質を選択し、これを最終調整値とした高解 像度表示を行うことができる。

【0057】本実施例では、画面が割敷を4分割とし、第4の分割両面に基準データ、第1及び第2の分割画面には機能がよったですれかを選択するものとしたが、画面分割数及び、基準となるデータの表示位置、被調整画面数などは任意とすることが可能であることは明白である。

【0058】図12は本発明の第3の実施例を示す表示 イメージ図である。

【0059】本実施例は、液晶パネルがCRTに比べ薄型であることを利用し、平面置きしての利用を前提としたものである。すなわら本実施例では高解像度液晶パネルを4つの画面に分割し、対面する(A)及び(B)の2方向より表示を認識可能としたものである。つまり、(A)からの方向に対しては第3の分割画面の23及び、第4の分割画面の224に表示を行い、(B)からの方向に

30 対しては、第1の分削両面0201に前記第4の分削画面02 04に表示した映像データを上下、左右反転した状態で表示し、第2の分削画面0202に前記第3の分削画面0203 表示し、第2の分削画面0202に前記第3。 表示した映像データを上下、左右反転した状態で表示する。これにより、(A)及び、(B)のいずれの方向からも同じ表示データを認識可能としたものである。

【0060】図13に前記図12に示した本発明による 第3の実施例を実現するための、表示データ制御に対す る概略構成図を示す。図13において、1301はマイコ ン 1302は高盤像毎一画面分の表示データを移納するた

めのフレームメモリ1、1303は同じく別の一画面分の表示データを格納するためのフレームメモリ2、1304は前記マイコン1301からの制御によりフレームメモリ1 130 ともしくは、フレームメモリ2 1303からの液晶パネル表示データを選択するためのセレクタ回路を各々示す。

【0061】マイコン1301により前記図 12に示した表示制御をフレームメモリ1 1302に対して行う場合、表示画面の乱れを防止するためにこの間、フレームメモリ2 1303による安定した表示を行うようセレクタ回路1304は前記フレームメモリ2 1303からの読み出しデータを連わする。

10

[0062] この間フレームメモリ1 1302は、マイコ 1301との間でデータ転送を行い、分割した表示画面間 で対称表示可能となるようデータの格納を行う。データ の格納が完了した時点で前記せしクタ回路1304による選 17を切り替え、前記図 12に示した表示を行う。次に別 な表示データに対し、前記図 12に示した構成の表示を行う場合、フレームメモリ 2 1302による対しが変を行り場合、フレームメモリ 1 1302による安定した表示制御を行い、一方でフレームメモリ 1 1302による安定した表示を行うよう前記セレクタ回路1304は前記 21 1 1302による安定した表示を行うよう前記セレクタ回路1304は前記フレームメモリ1 1302からの読み出しデータを選択する。

[0063] 図14は第3の実施例での前記図12におけるフレームメモリに対する映像データの書込み動作を示す概略図である。第1段階として、第3の分削画面203に対し低解像度の映像データを $\mathbf{Q}(1)$ ・ $\mathbf{Q}(n)$ の順に書込む。第2段階として、前記第3の分割画面2023に書込んだ映像データを $\mathbf{Q}(1)$ ・ $\mathbf{Q}(n)$ ・ $\mathbf{Q}(n)$ ・ $\mathbf{Q}(n)$ ・ $\mathbf{Q}(n)$ ・ $\mathbf{Q}(n)$ ・ $\mathbf{Q}(n)$ の順に書込む。次に第3の段略として、前記第1段階で書込んだ第3の分割画面2020に存して、前記第1段階で書込んだ第3の分割画面2020に存し、このデータを第2の分割画面02020では表示データが左右、上下反転した状態で表示されるようにメモりの書いなり位置を制御する。

【0064】すなわち、②(n)のデータを読み出して③(n)の位置に書込み、次に③(1)のデータを読み出して③(1)の位置に書込みまうたする。以下、同様に読み出し及び、書込み動作を繰り返すことで第3の分割画面の203の映像データを左右、上下反転した状態の映像データを 30 第2の分割画面の202に設定することができる。最後に第4段階として、前記第3段階同様な制御により、第4の分割画面0204に保力に表示データを第1の分割画面0201に左右、上下反転した状態で書込む。

【0065】以上、第1段機から第4段階までの動作を 前記フレームメモリ1 1302に対して行う場合には、こ の間液晶パネルにはフレームメモリ2 1303に格制され ている安定した映像データを表示することで本動作に伴 う画面の乱れを防止することができる。第4段階終了時 点でマイコン1301によりフレームメモリ2 1303からフ レームメモリ1 1302に読み出しデータを切り替えるこ とで、前記図12に示すような対向する2辺から同時に 認識できる表示を可能とした。

[0066] さらに、図15に示すように前記第3の実施例においては2両面分のフレームメモリをフレームメ セリ1 1302及び、フレームメモリ2 1302として搭載 し、そのうちフレームメモリ1 1302に対し、マイコン1 301からの書込み、読み出し動作を数フレーム期間に渡 り行う際に伴う表示の乱れを防ぐために、フレームメモ リ2 1303による安定した表示データを譲み出し続ける ことで表示画面を停止状態にすることが可能である。

14

【0067】図16は本発明による第4の実施例に対する構成図を示す。本実施例では表示装置とこの表示装置 画面を認識する媒体が同一方向を向いているような場合 に、認識媒体によって正常な表示を認識することを目的としている。図16において、1600は液晶パネル及びぞの表示データ、1600は前記玻晶パネルによる表示を映し出す反射板、1603は反射板に映し出された表示データ、1604は前記反射板に防ひに映し出された表示データを認識する認識機体を各へ示す。

【0068】液晶パネル1601に表示された映像信号は反射板1602で写し出すことにより、認識媒体1604では反射板表示データ1603に示すように、左右が反転した状態で認識される。従ってこの反射板1602に写し出された反射板表示データ1603が認識媒体1604によって正常な表示状態で認識できるよう、前記液晶パネル1601での表示を左右反転した状態とする。これにより、ゲーム機、理髪業などでの利用が可能となる。

【0069】図17に前記図16において液晶パネル16 01に左右反転した状態で表示を行うための、フレームメ モリ制御服器図を示す。まずパソコンなどからの映像信 号の書込みに当たっては、通常通りに、(1)・(n)・(n+ 1)・(n)・・の順で上方左辺より下方右辺に向けて書込 む。これに対し、続み出し側では上方右辺より下方左辺 に向けて読み出した(1)・(n)・(n+1)・(n)・・のデータ を、液晶パネル1601に対し通常通り上方左辺より下方右 辺に向けて表示することで、左右反転した映像データの 表示を可能とした。

(2007の] 図18は本発明による第5の実施例に対する表示イメージ図を示す。本実施例では高解像度表示パネルを複数に画面分割し、いくつかの分割画面に対し1つの表示データを拡大率を変えて表示するものである。【0071】すなわち、フレームメモリに対する書込み動作では、高解像度表示パネルの117を画面分割し、第1の分割画面の201に対応するフレームメモリ領域に1つ映像データを書込みこれを保持する。次に、第2の分割画面の201と同じデータを書込みこれを保持する。同核に第3の分割領域の203に対応するフレームメモリ領域にも同じデータを書込みこれを保持する。第4の分割画面0201と同じデータを書込みこれを保持する。第4の分割両面0201と対応するフレームメモリ領域にも同じデータを書込みこれを保持する。第4の分割両面0201と対応するフレームメモリ領域にも同じデータを書込みこれを保持する。第4の分割両面0201に対応するフレームメモリ領域にはパソコンなどから入力される映像データを書き勘込む。

【0072】このように第1の分割画面0201から第3の分割画面0203まで同じ映像データを書込みこれを保持し、第4の分割画面0204には入力される映像データを逐次お込むようにする。

【0073】次に読み出し動作では、第1の分割画面02 01に書込んだ映像データは全て読み出し 1対1の対応で 表示する。第2及び第3の分割画面0202、0203の表示に 50 ついては、前記第1の分割画面0201の表示データ中 解 分的に指定した表示範囲を拡大して各分割画面に表示す る。すなわち便官上、各分割画面の画素サイズが、水平 /垂直方向ともに n ドットとし、部分的に拡大処理を施 す表示データの画素サイズが水平/垂直方向ともにmド ットとした場合、拡大率の設定は n/mによる。第4の 分割画面0204については、逐次書込まれるパソコンなど から入力される映像データを全て読み出し、1対1の対 応で表示する。

【0074】図19は前記図18に示した第5の実施例 を実現するための概略構成図である。図19において、 1901はパソコンなどからの入力映像データ用セレクタ回 路、1902はフレームメモリ1、1903はフレームメモリ 2、1904は前記フレームメモリ1 1902もしくは、フレ ームメモリ2 1903から読み出した表示データのいずれ かを選択するセレクタ回路、1905は表示データの拡大処 理を行う拡大処理制御部、1906は非拡大処理データもし くは、拡大処理データいずれかの選択を行うセレクタ回 路を各々示す。

【0075】前記図18の表示を例に動作を説明する と、まずフレームメモリ1 1902及び、フレームメモリ 2 1903に対し、第1の分割画面0201から第3の分割画 面0203に対応するメモリ領域に第1の分割画面に表示さ れた映像データ書込む。次にセレクタ回路1901をフレー ムメモリ1 1902選択状態とし、第4の分割画面に対応 するメモリ領域に対し、逐次入力される映像データの一 画面を書込む。この書込みが終了した時点でセレクタ回 路1904によりフレームメモリ 1 1902からの読み出しを 選択する。フレームメモリ1 1902の読み出しでは、高 解像度液晶パネル0117を通常通りに読み出す。

【0076】第1及び、第4の分割画面0201,0204領域 30 の読み出しでは、拡大処理は行わないため、セレクタ回 路1906はセレクタ回路1904の出力を直接選択する。第2 及び、第3の分割画面0202、0203領域の読み出しでは、 前記第1の分割画面0201の表示データの一部を拡大表示 するため、セレクタ回路1906は拡大処理制御部1905の出 力である拡大表示データを選択する。

【0077】またフレームメモリ1 1902を読み出して いる間、フレームメモリ2 1903はセレクタ回路1901に より書込み状態となり、第1から第3の分割画面0201-0 203に対応するメモリデータは保持したまま、第4の分 割画面0204に逐次入力される映像データを書込む。この ように本実施例では1つの映像データを同時に拡大表示 し、これらを参照しながら別の画面分割領域を作業領域 として使用することができる。

【0078】図20は本発明による第6の実施例に対す る表示イメージ図を示す。本実施例では1つの表示画面 において、同時に2つの映像データを重ね合わせて表示 する際に、双方の表示データのいずれも完全に掴なうこ となく表示可能とするものである。すなわち、第1の映

どのような第2の映像データを重ね合わせて表示する際 に、双方の映像データに依存することなく、同時に認識 可能としたものである。

16

【0079】図21は本実施例に対する従来方式である 単純オーバーレイ方式によるデータの重ね合わせ方法 と、木発明による第1の映像データ2001を1ビットシフ ト後に重ね合わせを行うシフト・オーバーレイ方式の比 較を示す。

【0080】まず、従来方式である単純オーバーレイ方 10 式では、第1の映像データ2001の最上位ビット (MS B) を無条件に破棄し、最上位ビット (MSB) のみに 割り付けた第2の映像データ2002との間で論理和をと る。従って、合成した表示は図21に示すように、合成 前の第1の映像データと同じ情報となり、第2の映像デ ータの情報が反映されていない状態となる。また、第1 の映像データ2001の最上位ビット (MSB) が無効な状 態では、合成した表示は双方の映像データを反映するこ とができる。このように、第1の映像データ2001の状態 により合成後の映像データが、双方の映像データを反映 20 したり、しなかったりするため、乱れた表示となる。

【0081】これに対し、本発明によるシフト・オーバ ーレイ方式では、第1の映像データ2001の最上位(MS B) を破棄するのではなく、全てのデータを下位方向へ 1ビットシフトし、この情報と、最上位ビット (MS B) のみに割り付けた第2の映像データ2002との間で論 理和をとる。従って、前記第1の映像データ2001の最上 位ビット (MSB) は必ず上位から2つ目のビットに反 映されかつ、第2の映像データは最上位ビット(MS B) に反映されるため、合成した表示は双方の映像デー

タ情報を出力することができる。但し、第1の映像デー タ2001は下位方向へ1ビットシフトするため、合成領域 では輝度が半分に低下する。しかし合成領域での表示の 乱れは完全に防ぐことができる。

【0082】図22は本発明による第7の実施例に対す る表示イメージ図を示す。本実施例では高解像度に対応 した表示パネルにおいて、高解像度映像データの一部を 低解像度映像データ表示時の背景(ボーダー)表示デー タとして利用するものである。図22において、まずパ ネルのサイズに合った高解像度映像データを表示後、低 解像度映像データに切り替えた時に、この低解像度映像 データ表示領域以外の表示パネル表示領域に対し、切り 替え前に表示していた高解像度映像データを表示し続け ることで、これを背景データ(ボーダー)として利用す ることを可能としたものである。

【0083】図23に前記図22の表示イメージに対す るフレームメモリ動作の概要を示す。まず、高解像度映 像データの書込みにおいては、1フレーム分のメモリ全 領域に対し、入力される映像データを順次書込む。次に 低解像度映像データに切り替えられた場合、前記高解像 像データ2001に重ね合わせて、画面上の調整メニューな 50 度映像データを書込んであるフレームメモリに対し、こ (10)

の低解像度映像データを表示する部分に対応するメモリ 領域にのみ低解像度映像データを上書きする。この時点 でフレームメモリ内部のデータは、低解像度映像データ とそれを以外の領域には高解像度映像データが格納され ている。このメモリに格納されたデータを、高解像度表 示データを表示する際のメモリ読み出し動作と同じ動作 で読み出すことで、表示パネルには低解像度映像データ と、それ以外の領域には高解像度映像データを背景デー タ (ボーダー) として表示することができる。

【0084】図24は本発明による第8の実施例に対す る概略構成図を示す。図24において、2401は映像デー タ1もしくは映像データ2のうち、いずれかを選択する セレクタ回路、2402は選択した映像データを2フレーム 分設けたフレームメモリのいずれのフレームに書き込む かを選択するセレクタ回路、2403はフレームメモリ1、 2404はフレームメモリ2、2405は前記フレームメモリ1 2403もしくはフレームメモリ2 2404いずれかの表示デ ータ選択用セレクタ回路を各々示す。

【0085】まず、フレームメモリ1 2403に映像デー タを書き込むようにセレクタ回路2402を選択する。この 20 間、液晶パネルにはフレームメモリ2 2404からの読み 出しデータが表示されるように、セレクタ回路2405を選 択する。第1フレームでセレクタ回路2401は映像データ 1を選択し、これをフレームメモリ1 2403に書き込 か。第2フレームにおいて、セレクタ回路2401は映像デ ータ2を選択し、これを同じくフレームメモリ1 2403 に書き込む。

【0086】第3フレームにおいては、前記フレームメ モリ1 2403に格納された表示データを液晶パネルに表 示するために、セレクタ回路2405をフレームメモリ2 2 30 404選択状態から、フレームメモリ1 2403選択状態に切 換える。これと同時に、フレームメモリに対する書き込 みもフレームメモリ1 2403からフレームメモリ22404 となるようにセレクタ回路2402を切換える。第3フレー ムは再び第1フレームと同じ映像データ1をフレームメ モリ2 2404に書き込むよう、セレクタ回路2401を選択 する。

【0087】次に第4フレームでは第2フレーム同様 に、映像データ2をフレームメモリ22404に書き込むよ 返す。すなわち、セレクタ回路2401は毎フレーム映像デ ータ1と映像データ2の選択を切換え、セレクタ回路24 02と、セレクタ回路2405は2フレーム毎にフレームメモ リ1 2403とフレームメモリ2 2404の選択を切換える。 従って、液晶パネルでの表示は、映像データ1、映像デ ータ2共に2フレーム毎のフレーム間引きされた映像と なる。

【0088】図25は前記図24の構成とは別の構成例 を示す。図24の場合は、入力される映像データ1及

18 しているのに対し、図25による構成はアナログデータ を前提としている。

【0089】図25において、2501は映像データ1から の水平同期信号を基にドットクロックを再生するPLL 回路1、2502は同じく映像データ2からの水平同期信号 を基にドットクロックを再生するPLL回路2、2503は 前記PLL回路1 2501もしくは、PLL回路2 2502よ り再生されるドットクロックの選択を行うセレクタ回 路、2504はアナログで入力される映像データ1もしく

は、映像データ2を前記セレクタ回路2503で選択された ドットクロックを用いてデジタルデータに変換するA/ D変換回路を各々示す。 【0090】本構成例ではアナログデータをデジタルデ

一タに変換する以外は、前記図24による構成例での動 作と同じである。アナログーデジタル変換制御について は、セレクタ回路2401が映像データ1を選択している状 態ではセレクタ回路2503は P L L 回路 1 2501を選択 し、映像データ1からの水平同期信号を基にドットクロ ックを再生する。このドットクロックをA/D変換回路 2504に出力し、このクロックに同期したタイミングで、 アナログ映像データ1をデジタル映像データに変換す る。同様に、前記セレクタ回路2401が映像データ2を選 択している状態ではセレクタ回路2503はPLL回路2 2 502を選択し、映像データ2からの水平同期信号を基に ドットクロックを再生する。このドットクロックをA/ D変換回路2504に出力し、このクロックに同期したタイ ミングで、アナログ映像データ2をデジタル映像データ に変換する。

【0091】図26は前記図24及び、図26の構成に よる本実施例でのフレーム毎のメモリ書き込みイメージ 及び、表示イメージ図を示す。書き込み動作において は、第1フレームでは映像データ1をフレームメモリ1 2403に書き込み、第2フレームでは映像データ2を同 じくフレームメモリ1 2403に書き込む。次に第3フレ ームでは再び映像データ1をフレームメモリ2 2404に 書き込み、第4フレームでは映像データ2をフレームメ モリ2 2404に書き込む。読み出し動作においては、書 き込みを行っていないフレームメモリから読み出すた め、第1及び、第2フレームではフレームメモリ2 240

うにセレクタ回路2401を選択する。以下この制御を繰り 40 4から読み出し、第3及び、第4フレームではフレーム メモリ1 2403から読み出す。従って、読み出し動作に 伴う表示データは、2フレーム毎に更新されるためフレ 一ム間引き動作となる。

> 【0092】以上、本発明によれば第1から第8の実施 例に示したように、高解像度表示パネルを用い、フレー ムメモリに対する制御方法を工夫することで使い勝手の よい表示装置を実現することができる。

[0093]

【発明の効果】本願において開示される発明のうち、代 び、映像データ2はデジタルデータであることを前提と 50 表的なものによって得られる効果を簡単に説明すれば、

る。

以下の通りである。

【0094】すなわち、本発明の液晶表示制御装置によれば、高解像度に対応した表示パネルを複数の画面に分 割し、各分割画面に対し、少容量のメインメモリで異なる映像データを表示することができ、複数の映像データ を同一画面上で同時に確認しながら作業をすることができ作業効率の向上効果が得られる。

【0096】また、同じく高解像度に対応した表示パネルを複数の画面に分割し、分割画面の一部に対し、入力 される映像データを上下、左右反転した状態で表示する ようにすることで、薄型が特徴である液晶パネルを平面 置きした場合に、対向する2面の双方より同時に同じ表 示データを認識することができるという効果が得られ る。

【0097】また、表示パネルに2つの映像データ(例 えば、パソコンなどからの映像データと、オン・スクリ ーン・ディスプレイによる調整メニューなど)を重ね合 わせて表示するような場合に、双方のデータに依存する

ことなく、2つの映像を常に認識できるように表示する ことができるという効果が得られる。 【0098】さらに、同じく高解像度に対応した表示パ

ネルを2つの画面に分割し、加えてパソコンなどからの 映像データを2系統入力できる構成とし、これら2つの 30 映像データを2フレーム毎に更新して表示するフレーム 間引き制御を実現することで、1つの表示パネルに対し 同時に2つの入力映像データを表示することができると いう句里が得られる。

【図面の簡単な説明】

【図1】本発明を用いた表示システムの第1の実施例を 示す全体構成図である。

【図2】本発明による第1の実施例に対する表示イメー

ジ図である。 【図3】本発明による第1の実施例のフレームメモリへ 40

【図4】本発明による第1の実施例のフレームメモリへ の書き込み時のデータ変換タイミングチャートである。

の書き込み動作を示すフローチャートである。

【図5】本発明による第1の実施例のフレームメモリからの読み出し時のデータ変換タイミングチャートである。

【図6】本発明による第1の実施例の表示イメージに対するメモリ動作図である。

【図7】本発明による第1の実施例のシンクロナスDR AMに対するメモリライト・タイミングチャートであ 【図8】本発明による第1の実施例のシンクロナスDR AMに対するメモリリード・タイミングチャートであ る。

【図9】本発明による第1の実施例に対する調整メニュー表示例を示すフローチャートである。

【図10】本発明を用いた表示システムの第2の実施例を示す全体構成図である。

【図11】本発明による第2の実施例に対する表示イメ

【図12】本発明を用いた表示システムの第3の実施例による表示イメージ図である。

【図13】本発明による第3の実施例の概略構成図であ

る。 【図14】本発明による第3の実施例の表示イメージに

対するメモリ動作図である。 【図15】本発明による第3の実施例の別の効果に対する概略構成図である。

る機略構成図である。 【図16】本発明を用いた表示システムの第4の実施例

20 に対する効果を説明する図である。【図17】本発明による第4の実施例の表示イメージに

対するメモリ動作図である。 【図18】本発明を用いた表示システムの第5の実施例

による表示イメージ図である。 【図19】本発明による第5の実施例の概略構成図であ

る。 【図20】本発明を用いた表示システムの第6の実施例

による表示イメージ図である。 【図21】本発明による第5の実施例に対する動作原理

図及び従来方式による動作原理図である。 【図22】本発明を用いた表示システムの第7の実施例

による表示イメージ図である。 【図23】本発明による第7の実施例の表示イメージに

対するメモリ動作図である。 【図24】本発明を用いた表示システムの第8の実施例

に対する概略構成図である。 【図25】本発明を用いた表示システムの第8の実施例

に対する別の概略構成図である。 【図26】本発明による第8の実施例に対するフレーム

メモリ書き込み及び読み出しイメージ図である。 【図27】従来技術による液晶表示制御装置の概略構成 図である。

【符号の説明】


0101…フレームメモリ 1、0102…フレームメモリ 2、01 03…フレームメモリ・ライト制御館、0104…フレームメ モリ・ライトアドレス生成部、0105…フレームメモリ・ リード制御紙、0105…フレームメモリ・リードアドレス 生成部、0107…画面分割制御部、0108…ライト/リード 切換え制御部、0103…発振器、0110…セレクタ回路 1、


50 0111…セレクタ回路2、0112…セレクタ回路3、0113…


*晶パネル表示データ、1602…反射板、1603…反射板表示 データ、1905…表示データ拡大処理制質部、2501…PL 上回路 1, 2502…PLL回路 2, 2504…A/D 変換回路、2701…フレームメモリ、2702…同時回路、2703…書 き込み行アドレスカウンタ、2704…書き込みコントロー ル回路、2705…同期信号生成回路、2706…読み出し行ア ドレスカウンタ、2707…読み出しコントロール回路、27 08…アドレス切換え回路、2709…R A S / 及び C A S / 生成回路。

[図1]


(12)








【図4】




[図8]

図8




【図5】


図 5



[図6]


図6






【図10】


図10




[図13] 図13



【図14】




【図15】




[図16]

図16




【図19】


図19



[図21]

図21






[図22]


図22




【図24】

図24









【図26】

図26



【図27】

図27



フロントページの続き

(51) Int.Cl.6

G O 9 G 5/36

識別記号 520

FΙ G O 9 G 5/36

520E

520K

(72)発明者 笠井 成彦 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内

(72)発明者 森 雅志

神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内

(72)発明者 蛭田 幸男

神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内

(72)発明者 栗原 博司

千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

(72)発明者 森 立美

神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内